AMD готовит серверные процессоры Venice 6-го поколения до 256 ядер Zen 6c
В сети появились подробности о будущих серверных процессорах AMD EPYC 9006 Venice на архитектуре Zen 6. Согласно утечкам с форума Baidu, новые процессоры получат до 256 вычислительных ядер в конфигурации Zen 6c и 1 ГБ кеш-памяти третьего уровня.
Новые процессоры Venice, как пишет Tom's Hardware, станут преемниками текущего поколения EPYC 9005 Turin на архитектуре Zen 5, которые только готовятся к выходу. Для сравнения, топовые модели Turin Dense поддерживают до 192 ядер, а более бюджетные решения серии EPYC 8004 Siena ограничены 64 ядрами Zen 4c. Утечки свидетельствуют, что AMD планирует увеличить количество ядер в полтора раза благодаря новой архитектуре Zen 6c — энергоэффективной версии стандартных ядер Zen 6.
Особый интерес вызывает переход на новые сокеты SP7 и SP8, которые придут на смену текущим SP5 и SP6. Флагманская платформа SP7, согласно имеющейся информации, будет поддерживать конфигурации с восемью 32-ядерными чиплетами CCD, что в сумме даст те самые 256 ядер Zen 6c и 1 ГБ кеш-памяти L3. Более доступная платформа SP8 предложит варианты с четырьмя 32-ядерными чиплетами (128 ядер) или восемью 12-ядерными (96 ядер) в стандартной версии Zen 6.
Архитектурные изменения затронут и организацию чиплетов CCD. В случае с обычными ядрами Zen 6 каждый чиплет будет содержать 12 вычислительных ядер и 48 МБ кеша L3, что заметно больше по сравнению с текущими 8 ядрами и 32 МБ кеша, используемыми со времён Zen 2. Для энергоэффективных ядер Zen 6c предполагается использование 32-ядерных чиплетов с 128 МБ кэша L3 каждый. Такой скачок плотности ядер стал возможен благодаря переходу на 2-нанометровый техпроцесс TSMC (N2).
Столь значительное увеличение вычислительной мощности явно направлено на противодействие будущим серверным процессорам Intel — Diamond Rapids и Clearwater Forest. Аналитики отмечают, что AMD делает ставку не только на увеличение количества ядер, но и на передовые методы упаковки чипов, включая технологии TSMC CoWoS-S и InFO_LSI, которые должны обеспечить лучшую масштабируемость и энергоэффективность. Помимо увеличения количества ядер и кеш-памяти, новые процессоры Venice должны принести улучшения в подсистеме памяти и увеличении количества PCIe-линий, хотя конкретные детали этих изменений пока остаются неизвестными.
Согласно традиционному двухлетнему циклу обновлений AMD, процессоры на архитектуре Zen 5 появятся в 2024 году, а их преемники на Zen 6, к которым и относятся Venice, должны дебютировать во второй половине 2026 года.
